基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
目的 研究CRC编码中模2除法运算的规则,解决CRC编解码过程中的延时问题.方法 对CRC编码中模2除法进行变换,得出一种无延时、简单、实用的编码算法.结果 采用Verilog语言设计一个经过验证的16位无延时的CRC-16软核.结论 该软核可直接应用到具有CRC-16校验电路的收发器中.
推荐文章
CRC编码的并行算法与软件实现
循环冗余校验(CRC)
并行计算
软件实现
CRC码串并结合算法的研究与实现
循环冗余校验
串行算法
并行算法
VHDL
一种并行CRC算法的实现方法
CRC
LFSR
并行实现
FPGA
基于FPGA的CRC算法的实现
VHDL
数字传输
差错控制
CRC
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 CRC编码算法研究与实现
来源期刊 西北大学学报(自然科学版) 学科 工学
关键词 CRC码 CRC-16 Verilog HDL语言
年,卷(期) 2006,(6) 所属期刊栏目 数理科学与信息科学
研究方向 页码范围 895-898
页数 4页 分类号 TN911.22
字数 3064字 语种 中文
DOI 10.3321/j.issn:1000-274X.2006.06.010
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 房鼎益 西北大学信息科学与技术学院 124 1289 16.0 31.0
2 李宥谋 西安邮电学院专用集成电路设计中心 43 384 8.0 19.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (6)
参考文献  (3)
节点文献
引证文献  (129)
同被引文献  (69)
二级引证文献  (170)
1988(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(9)
  • 引证文献(8)
  • 二级引证文献(1)
2008(17)
  • 引证文献(11)
  • 二级引证文献(6)
2009(19)
  • 引证文献(12)
  • 二级引证文献(7)
2010(20)
  • 引证文献(10)
  • 二级引证文献(10)
2011(24)
  • 引证文献(9)
  • 二级引证文献(15)
2012(40)
  • 引证文献(17)
  • 二级引证文献(23)
2013(27)
  • 引证文献(5)
  • 二级引证文献(22)
2014(33)
  • 引证文献(15)
  • 二级引证文献(18)
2015(26)
  • 引证文献(12)
  • 二级引证文献(14)
2016(25)
  • 引证文献(9)
  • 二级引证文献(16)
2017(19)
  • 引证文献(8)
  • 二级引证文献(11)
2018(20)
  • 引证文献(8)
  • 二级引证文献(12)
2019(16)
  • 引证文献(4)
  • 二级引证文献(12)
2020(4)
  • 引证文献(1)
  • 二级引证文献(3)
研究主题发展历程
节点文献
CRC码
CRC-16
Verilog HDL语言
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
西北大学学报(自然科学版)
双月刊
1000-274X
61-1072/N
大16开
西安市太白北路229号
52-10
1913
chi
出版文献量(篇)
4455
总下载数(次)
8
总被引数(次)
31135
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导